管線化計算機設計
星期三, 3月 22, 2006
一元二次方程式計算 (Multi-cycle) 模擬
請同學將 範例程式中 ch4 目錄內 clock.v 的程式碼貼到 ch6 目錄內 pipe1b.v 後面, 並將程式碼前面 `include "clock.v" 的指令刪除, 再以 SnaptiCAD 模擬, 熟悉瞭解 ASM, Verilog 語法, 模擬結果等.....
posted by 慶順 @
5:25 下午
0 comments
0 Comments:
張貼留言
<< Home
關於我自己
名稱:
慶順
位置:
大葉大學, 電機系, Taiwan
檢視我的完整簡介
Previous Posts
一元二次方程式計算 (無管線化) 模擬
部落格-貼圖-中文的檔案名稱會造成無法正常顯示....
同學們分享的資訊....專用
除法機的Verilog 模擬
請94-下學期(95年3月)修課同學在這個訊息下, 留下自己的部落格網址....
建議每周上機實作內容 >>> 有比較完整, 正確, 創新 的研究成果的同學, 可獲得較高的學期成績....
SynaptiCAD 使用簡介
課程中會用到的工具軟體下載.....SynaptiCAD 試用版 下載
課程中會用到的範例程式碼 Verilog
歡迎 來到有關 管線化計算機設計 數位學習 的部落格!
0 Comments:
張貼留言
<< Home